Verilog-HDLをベースにシステムデザイン向きにアップグレードされたプログラミング言語。その設計には、検証用のコーディング言語とシステム指定の言語が組み込まれ、記述内容を簡潔にし、不明瞭な部分を取り除いている。この言語は、2005年にIEEE1800の規格として標準化された。
Verilog-HDLをベースにシステムデザイン向きにアップグレードされたプログラミング言語。その設計には、検証用のコーディング言語とシステム指定の言語が組み込まれ、記述内容を簡潔にし、不明瞭な部分を取り除いている。この言語は、2005年にIEEE1800の規格として標準化された。
