LVSとは

IC設計の完全性を追求するためのレイアウト対スケマティック検証。これは回路とマスクの設計工程をチェックするためのツールを示し、提案された入力回路図とマスクレイアウトの照合を信号名などを使用して検証します。その目的は、マスク設計プロセスの完成度を高めることです。’

関連記事

  1. 遺伝毒性試験とは

  2. SoEとは

  3. コンピュータアーキテクチャとは

  4. ODataとは

  5. 配当可能限度額とは

  6. SM材とは

  7. 当期業績主義・包括主義とは

  8. アジャイル思考とは

  9. 標準運送約款とは