LVSとは

IC設計の完全性を追求するためのレイアウト対スケマティック検証。これは回路とマスクの設計工程をチェックするためのツールを示し、提案された入力回路図とマスクレイアウトの照合を信号名などを使用して検証します。その目的は、マスク設計プロセスの完成度を高めることです。’

関連記事

  1. サインオフとは

  2. LD50（半数致死量）とは

  3. 無申告加算税とは

  4. 会社分割とは

  5. 化合物半導体とは

  6. Whiteboxtestとは

  7. ソーシャルメディアとは

  8. 白色申告とは

  9. ドロップシップとは